EDA и IP (Септември 2020)

Инструментът Cambridge преобразува описанието на Verilog в C

Инструментът Cambridge преобразува описанието на Verilog в C

Tenison EDA заяви, че неговият инструмент VTOC ще позволи на дизайнерите да направят ефективни C модели на своя хардуер, ускорявайки процесите на писане и проверка на софтуера

Arithmatica стартира математически IP библиотеки за ИС

Arithmatica стартира математически IP библиотеки за ИС

IP библиотеките са насочени към интензивни математически интегрални схеми като графични чипове и висок клас процесори

Фирмата на Оксфорд печели финансиране за технологията SoC

Фирмата на Оксфорд печели финансиране за технологията SoC

Технологията за система на чип се надява да улесни интеграцията на хардуер и софтуер

Вярата на ARM в своя бизнес модел на ИП се изплати с нов растеж

Вярата на ARM в своя бизнес модел на ИП се изплати с нов растеж

Новите приложения и новите технологии движат растежа, казва главният изпълнителен директор

Magma добавя оптимизация на мощността

Magma добавя оптимизация на мощността

Оптимизацията и управлението на мощността е добавена към софтуера за дизайн на чипове на Magma Design Automation.

Промяната на правилата в Китай поражда опасения за кражба на IP

Промяната на правилата в Китай поражда опасения за кражба на IP

Очаква се заплахата от кражбата на интелектуална собственост в Китай да се задълбочи през следващите седем месеца, тъй като страната започва да премахва ограниченията върху

MoSys обвинява загубата при пропуснато придобиване

MoSys обвинява загубата при пропуснато придобиване

Фирма твърди, че отмененото изкупуване от Synopsys е виновно за тримесечната загуба

Fister оставя Intel за Cadence

Fister оставя Intel за Cadence

Бингъм бе назначен за председател на борда на Cadence

ARM разкрива ядра за много обработка и DSP

ARM разкрива ядра за много обработка и DSP

Плодове на сътрудничество с NEC и придобиване на Adelante

Инструментът EDA проследява захранването и шума в пакет

Инструментът EDA проследява захранването и шума в пакет

Стартиращата фирма се занимава с проблеми с управлението на мощността

Synopsys разгръща платформата за дизайн на Galaxy

Synopsys разгръща платформата за дизайн на Galaxy

Обещани са подобрения в цялата гама инструменти за дизайн на чипове

Synopsys приходите леко

Synopsys приходите леко

Фирма EDA управлява един процент ръст спрямо миналогодишното тримесечие

Стартирането на EDA осигурява финансиране в размер на 9 милиона долара

Стартирането на EDA осигурява финансиране в размер на 9 милиона долара

Golden Gate с акцент върху EDA за чипове с ниска мощност

Вътрешният C инструмент за синтез получава публично излъчване

Вътрешният C инструмент за синтез получава публично излъчване

Mentor Graphics предлага на пазара продукт за синтез на C, който преди беше достъпен за избор на клиенти. Catapult C приема стандартен C или C ++, без no

EDA стартира помощ 90nm затваряне дизайн

EDA стартира помощ 90nm затваряне дизайн

Маршрутизаторът оптимизира тел по тел

DAC: IP пазарът ще нарасне с 22%

DAC: IP пазарът ще нарасне с 22%

Растеж от увеличаване на броя на ядрата, недостиг на инженерни мощности и нарастващо значение на FPGA

DAC: EDA и IP получават Spirit

DAC: EDA и IP получават Spirit

Консорциумът Spirit се освобождава от стандарт за това как се реализира IP в инструментите на EDA

DAC: EDA трябва да стане квантов

DAC: EDA трябва да стане квантов

Пат Гелсингер на Intel казва, че напредването на закона на Мур ще промени съществено инструментите, необходими за проектиране на чипове

DAC: Cadence бута мулти-чип пакет

DAC: Cadence бута мулти-чип пакет

Множество умира в пакет, разглеждан като решение за увеличаване на разходите на Asic

DAC: Altera натиска HardCopy със Synopsys

DAC: Altera натиска HardCopy със Synopsys

Програмируема фирма се надява да увеличи търсенето на твърди кабелни версии на своите FPGA